интерфейс, предназначенный для построения недорогих мультипроцессорных систем на основе 32-разрядных микропроцессоров. Справочник технического переводчика. Интент.

	интерфейс, предназначенный для построения недорогих мультипроцессорных систем на основе 32-разрядных микропроцессоров В интерфейсе реализованы: 8-разрядная мультиплексированная шина «адрес/данные», распределенный арбитраж, синхронный протокол; тактовая частота 20–40 МГц, конвейерная передача сигналов управления, блочная передача данных длиной 60–160 разрядов. Драйверы магистрали реализованы на быстродействующих КМОП-схемах. [Е.С.Алексеев, А.А.Мячев. Англо-русский толковый словарь по системотехнике ЭВМ. Москва 1993]
EN
FR

интерфейс, предназначенный для построения недорогих мультипроцессорных систем на основе 32-разрядных микропроцессоров