PTTC.PNG
Skip to main content.

интерфейс VAXBI (BI bus)

Дата последнего изменения:2013.02.24
Сообщить об ошибке
  интерфейс VAXBI (BI bus)
Предназначен для построения систем на основе процессоров типа VAX фирмы DEC. Интерфейс реализует 32-разрядную мультиплексированную шину и общее адресное пространство памяти и ввода-вывода, обеспечивая прямую адресацию 512 Мбайт памяти и 512 Мбайт пространства ввода-вывода с использованием 30-разрядного адреса, синхронный протокол, распределенный арбитраж. Максимальная скорость передачи составляет: для 16-байтных блоков – 13 Мбайт/с, для 4-байтных блоков – 6,6 Мбайт/с. Магистраль VAXBI реализована на 6-слойной объединительной печатной плате высотой 95,3 мм. Модули с габаритными размерами 203,2 х 233,2 мм имеют пять 60-контактных соединителей с нулевым усилием, два из которых используются VAXBI, а три – пользователями. В блоке (кассете) может быть установлено до 6 модулей. Для мульти-процессорных систем реализуется последовательное соединение кассет с одним модулем, генерирующим системный синхроимпульс. Работа магистрали поддерживается интерфейсными БИС типа ВИС, устанавливаемыми в каждый модуль.
[Е.С.Алексеев, А.А.Мячев. Англо-русский толковый словарь по системотехнике ЭВМ. Москва 1993]
EN

FR

Тематики

  • информационные технологии в целом

EN

  • BI bus
  • VAXBI

 

Внимание!

Закрыть