PTTC.PNG
Skip to main content.

время задержки выключения интегральной микросхемы

Дата последнего изменения:2011.06.20
Сообщить об ошибке
  время задержки выключения интегральной микросхемы
время задержки выключения

Интервал времени между входным и выходным импульсами при переходе напряжения на выходе интегральной микросхемы от напряжения низкого уровня к напряжению высокого уровня, измеренный на уровне 0,9 или на заданных значениях напряжения.
Обозначение
t1,0зд
tDLH
[ГОСТ 19480-89]
EN  
FR  

Тематики

  • микросхемы

Синонимы

  • время задержки выключения

 

Внимание!

Закрыть