|
генератор битов четности
генератор паритета
Логическая схема, выполненная в виде сумматора по модулю 2, который генерирует “ложный” проверочный бит, добавляемый к исходным данным. Используется в системах, в которых протоколом предусматривается процедура проверки четности, а входная последовательность не содержит проверочных битов.
[Л.М. Невдяев. Телекоммуникационные технологии. Англо-русский толковый словарь-справочник. Под редакцией Ю.М. Горностаева. Москва, 2002] |
EN |
|
FR |
|
|
Тематики
- электросвязь, основные понятия
|